en 19/12/2024 2,958

FPGA y fpas de FPGA integrados: innovaciones en diseños SOC y SIP

Las matrices de puerta programables de campo (FPGA) han revolucionado el diseño del sistema con su flexibilidad y reconfigurabilidad.La integración de FPGA en System-on-Chips (SOCS) marca un cambio notable, optimización de costos, eficiencia energética y rendimiento.A través de FPGA incrustados (EFPGA) o chiplets FPGA (CFPGAS), puede crear soluciones adaptadas a las demandas modernas.Este artículo explora la sinergia entre FPGA y SOCS, mostrando aplicaciones en plataformas en la nube, telecomunicaciones y aceleradores de IA.También examinaremos las distinciones y beneficios de los chiplets EFPGA y CFPGA, destacando su papel en la habilitación de la escalabilidad y la eficiencia para los diseños complejos.

Catalogar

Técnicas de integración de chiplets FPGA y FPGA integrados

A medida que crece la demanda de sistemas de computación más eficientes y versátiles, las matrices de compuertas programables de campo (FPGA) se integran cada vez más en las arquitecturas del sistema a través de dos métodos principales: FPGA (EFPGA) y fiplets FPGA (CFPGA).Estas técnicas representan enfoques distintos para incorporar la lógica programable en los sistemas electrónicos modernos, cada una adaptada para abordar los requisitos específicos de diseño y rendimiento.

Integración EFPGA

Marco de EFPGA

Concepto de efpga

Los FPGA integrados (EFPGA) implican incorporar los núcleos de propiedad intelectual de FPGA (IP) directamente en un diseño de sistema en chip (SOC).Estos núcleos FPGA se pueden implementar como núcleos blandos (flexibles y personalizables) o núcleos duros (fijos y altamente optimizados).Esta integración alinea el nodo de proceso de la FPGA con el proceso de fabricación del SOC, lo que mejora la compatibilidad, optimiza las características de potencia y rendimiento, y reduce la complejidad del diseño.

Una ventaja clave de EFPGA es su capacidad para proporcionar conectividad de E/S optimizada (entrada/salida) a varios componentes SOC.Por ejemplo, los EFPGA pueden conectarse de manera eficiente con buses, rutas de datos o interfaces físicas (Phys), mejorando la comunicación general del sistema.Si bien la tecnología EFPGA se conceptualizó inicialmente en la investigación académica, su transición al uso comercial en los últimos cinco años ha sido notable.Las empresas de los Estados Unidos, Francia y China se han convertido en líderes en el desarrollo y la implementación de EFPGA, con énfasis en diversas aplicaciones, como dispositivos integrados de baja potencia y aceleradores especializados.

Integración CFPGA

Marco de Chiplet

Concepto de chiplet

Los Chiplets FPGA (CFPGA) representan un enfoque distinto de la integración, confiando en la tecnología de Chiplet para crear sistemas modulares y heterogéneos.Este método se originó en el programa de chips de DARPA (estrategias comunes de integración heterogénea y reutilización de IP) y se basa en el concepto de integrar múltiples módulos de chips en un sistema de paquete (SIP).

La integración CFPGA utiliza interconexiones de muerte, lo que permite la comunicación de alta velocidad entre módulos de chips discretos, como controladores de E/S, troqueles de memoria y unidades de procesamiento neuronal (NPUS).Al admitir nodos de proceso heterogéneos (diferentes tecnologías de fabricación para diferentes módulos), los CFPGA le permiten incorporar componentes de última generación junto con diseños heredados rentables.Esta flexibilidad es principalmente beneficiosa para aplicaciones que requieren iteraciones de diseño rápido y ciclos de producción conscientes de los costos.

Chiplet Technology tiene sus raíces en los conceptos del módulo múltiple de la década de 1970, pero su evolución lo ha convertido en una estrategia útil para superar los desafíos de desacelerar los avances en los procesos de silicio.Hoy, líderes de la industria como Marvell, AMD e Intel han adoptado soluciones CFPGA para mantener las ganancias de rendimiento y extender la utilidad de las tecnologías de fabricación existentes.

Soluciones innovadoras de interconexión de alta velocidad para sistemas FPGA

Tanto para EFPGA como para CFPGA, la transferencia de datos de alta velocidad es grave para su funcionalidad.Las tecnologías como SERDES (Serializer/Deserializer) juegan un papel clave en la habilitación de un movimiento eficiente de datos a través de módulos o módulos de chips dentro de un sistema CFPGA.

Una innovación innovadora en esta área es el puente de interconexión multi-morada integrado de Intel (EMIB).EMIB proporciona una interconexión de alto ancho de banda y baja latencia entre chiplets dentro del mismo paquete.Al empaquetar los componentes FPGA y SOC, esta tecnología garantiza un intercambio de datos más rápido y permite una integración más densa de chiplets.Esta capacidad es útil para aplicaciones que requieren un alto rendimiento computacional, como centros de datos, procesamiento de IA y procesamiento de señal avanzado.

Característica	Virtex-7 2000t	Virtex-7 H870T	Virtex US+ Vu3xp
Tipo de integración	Múltiples troqueles de FPGA	Múltiples chiplets FPGA & Serdes	Múltiples troqueles de FPGA y HBM
Descripción	Cuatro fpga homogéneo de 28 nm muere sobre interposer	Hasta tres chiplets de serdes FPGA y dos 28 g	Hasta tres chiplets FPGA y dos HBM2
Interconexión	Interconexión sincrónica del sistema de 10000 de señales	Interconexión sincrónica del sistema de 10000 de señales	Interconexión sincrónica del sistema de 10000 de señales
Característica adicional	-	-	Interconexión 2x ​​HBM2 DDR (~ 3500 señales de interfaz)
Año de anuncio	2011	2012	2017

Ventajas y desventajas

Aspecto	CFPGA (Chip FPGA)	EFPGA (FPGA integrado)
Pros	- Admite la fusión entre chip de múltiples nodos de proceso.	- No hay necesidad de tecnologías de interconexión entre chip SOC.
	- Diseñado para IP modular estandarizada.	- Elimina la necesidad de un costoso paquete múltiple sustratos.
	- El módulo de chip fijo permite una reconfiguración más rápida y iteración de diseños SIP.	- Mejora la personalización y flexibilidad de FPGA para Personalización de detalles individuales.
Contras	- Alto costo del embalaje múltiple con sustratos.	- El costo de la matriz de EFPGA+SOC es más bajo que otras soluciones.
	-requiere una interfaz de chip a chip dedicada en el SOC (puede no estar familiarizado o disponible en los proveedores de PHY IP).	- Los chips pequeños no están disponibles y el chip requerido El área en el SOC es mínima.
	- El chip FPGA más pequeño aún puede exceder los requisitos (demasiados LUT).	- Arquitectura con EFPGA distribuidos a través del chip puede complicar el diseño e integración del sistema.
	- El mejor adecuado para un solo bloque FPGA solo en lugar de bloques de cómputo distribuidos.